Пожалуйста, используйте этот идентификатор, чтобы цитировать или ссылаться на этот ресурс:
https://dspace.ncfu.ru/handle/20.500.12258/4353
Название: | Area-efficient FPGA implementation of minimalistic convolutional neural network using residue number system |
Авторы: | Chervyakov, N. I. Червяков, Н. И. Lyakhov, P. A. Ляхов, П. А. Valueva, M. V. Валуева, М. В. Valuev, G. V. Валуев, Г. В. |
Ключевые слова: | Computer hardware;Convolution;Cost reduction;Image recognition;MATLAB;Neural networks;Numbering systems;Field programmable gate arrays (FPGA) |
Дата публикации: | 2018 |
Издатель: | IEEE Computer Society |
Библиографическое описание: | Chervyakov, N.I., Lyakhov, P.A., Valueva, M.V., Valuev, G.V., Kaplun, D.I., Efimenko, G.A., Gnezdilov, D.V. Area-Efficient FPGA Implementation of Minimalistic Convolutional Neural Network Using Residue Number System // Conference of Open Innovation Association, FRUCT. - 2018. - Volume 2018-November. - Номер статьи 8588106. - Pages 112-118 |
Источник: | Conference of Open Innovation Association, FRUCT |
Краткий осмотр (реферат): | Convolutional Neural Networks (CNN) is the promising tool for solving task of image recognition in computer vision systems. However, the most known implementation of CNNs require a significant amount of memory for storing weights in training and work. To reduce the resource costs of CNN implementation we propose the architecture that separated on hardware and software parts for performance optimization. Also we propose to use Residue Number System (RNS) arithmetic in the hardware part which implements the convolutional layer of CNN. Software simulation using Matlab 2017b shows that CNN with a minimum number of layers can be quickly and successfully trained. Hardware simulation using FPGA Kintex7 xc7k70tfbg484-2 demonstrates that using RNS in convolutional layer of CNN allows to reduce hardware costs by 32% compared with the traditional approach based on the binary number system |
URI (Унифицированный идентификатор ресурса): | https://www.scopus.com/record/display.uri?eid=2-s2.0-85061049082&origin=resultslist&sort=plf-f&src=s&st1=%09Area-Efficient+FPGA+Implementation+of+Minimalistic+Convolutional+Neural+Network+Using+Residue+Number+System&st2=&sid=5de745aaf0b399b11edbcdbf364e241e&sot=b&sdt=b&sl=123&s=TITLE-ABS-KEY%28%09Area-Efficient+FPGA+Implementation+of+Minimalistic+Convolutional+Neural+Network+Using+Residue+Number+System%29&relpos=0&citeCnt=0&searchTerm= http://hdl.handle.net/20.500.12258/4353 |
Располагается в коллекциях: | Статьи, проиндексированные в SCOPUS, WOS |
Файлы этого ресурса:
Файл | Описание | Размер | Формат | |
---|---|---|---|---|
scopusresults 840 .pdf Доступ ограничен | 1.8 MB | Adobe PDF | Просмотреть/Открыть | |
WoS 545 .pdf Доступ ограничен | 77.79 kB | Adobe PDF | Просмотреть/Открыть |
Все ресурсы в архиве электронных ресурсов защищены авторским правом, все права сохранены.